پروژه آموزشی کد نویسی آموزشی برای clock drive (ساعت) برای زبان vhdl

در این پروژه بﺮﻧﺎﻣﻪ اي نوشته ایم ﮐﻪ زﻣﺎن را ﺑﻪ ﺻﻮرت زﯾﺮ در ﺧﺮوﺟﯽ ﻧﻤﺎﯾﺶ می دﻫﺪ:

ﺗﻮﺟﻪ :

1- ﻫﺮ ﯾﮏ از درﮔﺎه ﻫﺎي ﺧﺮوﺟﯽ را 4 ﺑﯿﺖ ﻓﺮض ﮐﻨﯿﺪ.

2- اﻋﺪاد ﻗﺮار داده ﺷﺪه در ﺧﺮوﺟﯽ ﻫﺎ ﺑﻪ ﺻﻮرت BCD هستﻨﺪ.

3- در ﺻﻮرت اﻋﻤﺎل ﺳﻄﺢ ﻣﻨﻄﻘﯽ 1 ﺑﻪ ورودي Reset ﺧﺮوﺟﯽ رﯾﺴﺖ ﮔﺮدد. 4- ورودي Sel ، 2 ﺑﯿﺘﯽ اﺳﺖ و ﺑﻪ ﻫﻨﮕﺎم ﺗﻐﯿﯿﺮ ﻣﻘﺪار آن ارﻗﺎم ﻣﻮﺟﻮد در درﮔﺎه ﻫﺎي ورودي Din0و Din1ﺑﻪ ﺻﻮرت زﯾﺮ ﺑﺮوي درﮔﺎه ﺧﺮوﺟﯽ ﻗﺮار داده ﺷﺪه اند:

گزارش کار:

1- ﺑﺨﺸﯽ از ﺑﺮﻧﺎﻣﻪ ﺑﻪ ﺻﻮرت ﺗﺮﮐﯿﺒﯽ و ﺑﺨﺸﯽ دﯾﮕﺮ ﺑﺼﻮرت ﺗﺮﺗﯿﺒﯽ ﻧﻮﺷﺘﻪ ﺷﺪه اﺳﺖ.

2- ﺳﯿﮕﻨﺎل Sel در واﻗﻊ ﺑﺮاي اﯾﻦ اﺳﺖ ﮐﻪ ﮐﺎرﺑﺮ ﺑﺘﻮاﻧﺪ ﺳﺎﻋﺖ ﺧﻮد را ﺗﻨﻈﯿﻢ ﮐﻨﺪ. ﻣﺜﻼ روز اول ﻧﻮروز ﮐﻪ ﺳﺎﻋﺖ ﻫﺎ ﯾﮏ ﺳﺎﻋﺖ ﺑﻪ جﻠﻮ ﮐﺸﯿﺪه ﻣﯽ ﺷﻮد او ﻣﯽ ﺗﻮاﻧﺪ ﺑﺎ اﺳﺘﻔﺎده از اﯾﻦ ﺳﯿﮕﻨﺎل Sel اﯾﻦ ﮐﺎر را اﻧﺠﺎم دﻫﺪ.

3- اﮔﺮ ﺳﯿﮕﻨﺎل Sel را روي 00 ﻗﺮار دﻫﺪ آﻧﮕﺎه ﮐﺎرﺑﺮ ﻣﯽ ﺗﻮاﻧﺪ ﻣﻘﺎدﯾﺮ ﺛﺎﻧﯿﻪ را ﺗﻐﯿﯿﺮ و ﺗﻨﻈﯿﻢ ﮐﻨﺪ. ﮐﻪ در اﯾﻦ ﺻﻮرت ﮐﺎرﺑﺮ ﻣﯽ ﺗﻮاﻧﺪ ﻣﻘﺎدﯾﺮ ورودي Din1 و Din0 را در ﺧﺮوﺟﯽ ﻫﺎي ﺛﺎﻧﯿﻪ ﻗﺮار دﻫﺪ.

4- اﮔﺮ ﺳﯿﮕﻨﺎل Sel را روي 01 ﻗﺮار دﻫﺪ آﻧﮕﺎه ﮐﺎرﺑﺮ ﻣﯽ ﺗﻮاﻧﺪ ﻣﻘﺎدﯾﺮ دﻗﯿﻘﻪ را ﺗﻐﯿﯿﺮ و ﺗﻨﻈﯿﻢ ﮐﻨﺪ. ﮐﻪ در اﯾﻦ ﺻﻮرت ﮐﺎرﺑﺮ ﻣﯽ ﺗﻮاﻧﺪ ﻣﻘﺎدﯾﺮ ورودي Din1 و Din0 را در ﺧﺮوﺟﯽ ﻫﺎي دﻗﯿﻘﻪ ﻗﺮار دﻫﺪ.

5- اﮔﺮ ﺳﯿﮕﻨﺎل Sel را روي 10 ﻗﺮار دﻫﺪ آﻧﮕﺎه ﮐﺎرﺑﺮ ﻣﯽ ﺗﻮاﻧﺪ ﻣﻘﺎدﯾﺮ ﺳﺎﻋﺖ را ﺗﻐﯿﯿﺮ و ﺗﻨﻈﯿﻢ ﮐﻨﺪ. ﮐﻪ در اﯾﻦ ﺻﻮرت ﮐﺎرﺑﺮ ﻣﯽ ﺗﻮاﻧﺪ ﻣﻘﺎدﯾﺮ ورودي Din1 و Din0 را در ﺧﺮوﺟﯽ ﻫﺎي ﺳﺎﻋﺖ ﻗﺮار دﻫﺪ.

6- و اﮔﺮ Sel ﺑﺮاﺑﺮ 11 ﺑﺎﺷﺪ آﻧﮕﺎه ﺳﺎﻋﺖ ﻣﻄﺎﺑﻖ ﻫﻤﯿﺸﻪ ﺑﻪ ﮐﺎر ﺧﻮد اداﻣﻪ ﻣﯽ دﻫﺪ و ﺗﻨﻈﯿﻤﺎت ﺟﺪﯾﺪي ﺻﻮرت ﻧﻤﯽ ﮔﯿﺮد.

7- ﻣﻦ در اﯾﻦ ﭘﺮوژه ﺳﯿﮕﻨﺎل Sel را ﺑﺎ اﺳﺘﻔﺎده از دﺳﺘﻮر Case-when و ﺑﻪ ﺻﻮرت ﺗﺮﺗﯿﺒﯽ در داﺧﻞ Process ﻧﻮﺷﺘﻪ ام. 8- ﻫﻤﭽﻨﯿﻦ ﮐﻞ ﺳﺎﻋﺖ ﻣﻦ داراي ﯾﮏ ورودي Enable ﻣﯽ ﺑﺎﺷﺪ ﮐﻪ ﺑﻪ ﻣﻨﺰﻟﻪ ﺑﺎﺗﺮي ﺳﺎﻋﺖ اﺳﺖ و وﻗﺘﯽ ﯾﮏ ﺑﺎﺷﺪ )ﯾﻌﻨﯽ ﺳﺎﻋﺖ ﺑﺎﺗﺮي داﺷﺘﻪ ﺑﺎﺷﺪ( ﮐﻼ ﮐﺎر ﻣﯽ ﮐﻨﺪ وﮔﺮﻧﻪ ﺳﺎﻋﺖ ﻣﯽ ﺧﻮاﺑﺪ.

پروژه کد نویسی برای clock drive (ساعت) برای زبان vhdl توسط کارشناسان گروه ۱.۲.۳ پروژه پیاده سازی گردیده.