تحقیق شناسایی خطا در سيستم های ارتباطی چند ارزشي با جداول سودوكو

توضیحات

تحقیق شناسایی خطا در سيستم های ارتباطی چند ارزشي با جداول سودوكو

ساختار کلی تحقیق

ساختار این تحقیق به صورت زیراست:

• در بخش اول به مقدمه و کلیات تحقیق پرداخته شده است.
• در بخش دوم به شرح ادبیات تحقیق می­پردازیم و درآن مفاهیم مرتبط و موردنیاز برای ادامه بحث را مطرح می­نماییم. در انتهای فصل به پیشینه تحقیق یعنی کارهایی که در این راستا انجام شده است می­پردازیم.
• در بخش سوم به توصیف روش پیشنهادی پرداخته خواهد شد.

مقدمه

  عبارت”خطا” در مباحث تشخیص و شناسایی خطا به انحراف از محدوده قابل قبول متغیر یا پارامتر مورد نظر اندازه­گیری یا محاسبه شده، اطلاق می­شود. به عبارتی خطا انحراف غیرمجاز حداقل یکی از خصوصیات فیزیکی سیستم از شرایط عادی است. در سیستم­هایی که ایمنی و قابلیت اعتماد به عنوان شاخص­های اصلی کیفیت سیستم مطرح می­شوند، تشخیص و شناسایی خطا به عنوان روشی در بهبود شاخص­های مزبور مطرح­اند]1[.

  با استفاده از روش­های تشخیص و شناسایی خطا، امکان مدیریت خطا و همچنین نگهداری و تعمیر بهنگام فراهم می­شود. شناسایی محل خطا، باعث بهبود تعمیرپذیری و کاهش هزینه­های نگهداری سیستم می­شود. این امر ضمن کاهش هزینه­های مستقیم و غیرمستقیم بهره­برداری، به افزایش ایمنی و قابلیت اعتماد سیستم­های ارتباطی یاری می­کند. با انتشار خطا در سیستم، علاوه بر گسترش سطح خسارات، شناسایی علت اولیه آن بسیار دشوارتر می­شود. بنابراین، یک روش تشخیص و شناسایی دقیق و سریع خطا، می­تواند از انتشار خطا در سیستم و پیامدهای ناشی از آن جلوگیری کند]1[.

1-2-بیان مساله

  یکی از رویکردهای بررسی صحت ارسال داده در ترکیب معینی از بیت های هر بایت در مدار، استفاده از بیت توازن جهت تشخیص وجود یا عدم وجود خطا در داده­ی دریافتی می­باشد. در هنگام ارسال داده، یک بیت در مبنای دو دویی به رشته­ی ارسالی الحاق می­شود و با بررسی رشته ارسال شده در گیرنده وجود خطا یا عدم آن به وسیله بیت توازن (زوج یا فرد) مشخص می­شود. روش ذکر شده در حالاتی که فقط احتمال رخ دادن خطا مطرح باشد مورد استفاده قرار می­گیرد. در صورتی که کنترل بیت توازن وجود اشتباه را نشان دهد، ادامه پردازش متوقف شده و ادامه عملیات ملزم به اقدامات اصلاحی است. بهره­وری در مدارات با منطق چند ارزشی، به کارگیری منطقی بالاتر از منطق معمول در مبنای دو­دویی است؛ به گونه­ای که با امکان پشتیبانی کردن از مقادیری بیش از ارقام صفر و یک می­توان داده­های بیشتری را بر روی یک سیم انتقال داد. استفاده از معماری­های مربوط به منطق چند ارزشی می­تواند به کاهش حجم مدارات مجتمع، دمای مدارات و توان مصرفی بیانجامد]2[.

  حال اگر بخواهیم برای مداراتی که با منطق چند ارزشی تولید شده اند مبحث بررسی بیت توازن را در هنگام ارسال و دریافت داده پیش رو قرار دهیم قابل شهود است که حجم رشته اضافه شده به داده­ی ارسالی با توجه به مبنای انتخابی به صورت مستقیم رابطه دارد. به عبارتی دیگر، با افزایش مبنا در منطق چند ارزشی، با افزایش بیت­های توازن روبرو هستیم، که در نهایت منجر به افزایش رشته داده ارسالی می­باشد. بنابراین، به نظر می­رسد نیازمند مکانیزمی جهت تعدیل بیت­های توازن در هنگام استفاده از منطق چند ارزشی می باشیم که به منظور کاهش طول رشته بیت ارسالی و همچنین افزایش سرعت انتقال رشته بیت ارسالی مورد استفاده قرار می­گیرد]2[.

برای کاهش تعداد بیت توازن نیاز به تجمیع کردن بیت های اضافی در تعداد بیت کمتر (یک بیت) است. یکی از این روش­ها استفاده از الگوریتم­های حل سودوکو می­باشد؛ در فرهنگ ژاپنی سودوکو به معنای “ارقام باید تنها بمانند” است. مباحث مربوط به حل سودوکو به “استگانوگرافی”، “به اشتراک گذاری عکس­های مخفی با برگشت­پذیری لازم”، “رمزگذاری اس­ام­اس “، “علامت دیجیتال” و غیره می­پردازد به گونه­ای که از جدول بدست آمده در سودوکو برای فهم داده ارسالی و دریافتی در بیت توازن استفاده شود]2[.

تحقیق فوق فاقد فایل منابع میباشد.

توجه:

• برای دانلود فایل word کامل متن از گزینه افزودن به سبد خرید بالا استفاده فرمایید.
• لینک دانلود فایل بلافاصله پس از خرید بصورت اتوماتیک برای شما ایمیل می گردد.