توضیحات
عنوان فارسی: یک فلیپ فلاپ جدید کلاک شوندهی تک مرحلهای بهینه و تحریک شونده با دو لبه برای طراحی VLSI توان پایین
عنوان انگلیسی مقاله ترجمه شده:
A New True-Single-Phase-Clocked Double-Edge-Triggered Flip-Flop for Low-Power VLSI Designs’k
یک فلیپ فلاپ جدید کلاک شوندهی تک مرحلهای بهینه و تحریک شونده با دو لبه برای طراحی VLSI توان پایین
چکیده
یک فلیپ فلاپ CMOS تحریک شونده با دو لبه (DETFF)[1] با استفاده از کلاک تک مرحلهای بهینه، بعنوان یک عنصر ذخیره سازیِ قابل اتکا در طراحی VLSI توان پایین پیشنهاد شده است. در مقایسه با DETFF های که سابقا گزارش شدهاند، تعداد کل ترانزیستورها و ترانزیستورهای کلاک شده در این فلیپ فلاپ کاهش یافته و در مصرف توان صرفه جویی میشود.
سیستم کلاکی که در این مقاله تعریف شده دارای یک تولید کننده کلاک، شبکههای توزیع کلاک و فلیپ فلاپهای کلاک شده، میباشد. میزان متفاوت توان مصرفی در سیستمهای کلاک مختلف با فلیپ فلاپهای تحریک شونده با لبه، تحلیل و مقایسه شدهاند. مشخص شد که DETFF پیشنهادی جدید، از هر لحاظ به توان کمتری نیاز دارد. برای مثال، با استفاده از DETFF پیشنهادی میتوان بیش از 36 درصد در مصرف توان در سیستم کلاکِ یک ماکروی FIR خط لولهای، صرفه جویی کرد.
1- مقدمه
سیستمهای دیجیتال همزمان VLSI از یک یا تعداد بیشتری سیگنال کلاک و برخی از انواع عناصر ذخیرهسازی استفاده میکنند تا سیستم کلاک را برای کنترل انتقال داده، تشکیل دهند. از میان تمام عناصر ذخیره سازی که معمولا استفاده میشوند، رفتارهای زمانی فلیپ فلاپهای تحریک شونده با لبه (ETFF) سادهترین است. بنابراین، استفاده از ETFF ها در طراحی VLSI بسیار ساده و مناسب است، بهویژه در طراحی IC با کاربرد خاص (ASIC)[2]. در یک سیستم VLSI دیجیتالی که به خوبی طراحی شده، مصرف توان بخشی متناسب با فرکانس کلاک میباشد. پس، استفاده از DETFF ها در طراحی VLSI برای حفظ همان نرخ داده در نصف فرکانس کلاک به منظور کاهش توان مصرفی فلیپ فلاپِ، طبیعی بنظر میرسد.
کلاک تک مرحلهای بهینه (TSPC)[3] بعنوان یک روش موثر برای دستیابی به طراحی VLSI پرسرعت، ثابت شده است. همچنین، TSPC ایمنتر است و سیگنالِ کلاک، ناحیه مسیریابی کمتری را میگیرد. در این مقاله یک DETFF براساس فناوری TSPC پیشنهاد خواهد شد. تعداد کل ترانزیستورها و ترانزیستورهای کلاک شده در مقایسه با DETFF هایی که سابقا گزارش شده، کمتر است. مصرف توان نسبیِ تولید کننده کلاک، سیمکشی سراسری، سیمکشی محلی و فلیپ فلاپها برای سیستمهای کلاک با فلیپ فلاپهای مختلف، مقایسه شده است. نتیجهی شبیهسازی با HSPICE براساس روش کانگ برای یک ماکروی خط لولهای نشان میدهد که سیستم کامل کلاک با استفاده از DETFF پیشنهادی در مقایسه با استفاده از یک TSPC با فلیپ فلاپ تحریک شونده با یک لبه (SETFF)[4]، بیش از 36 درصد در مصرف توان صرفهجویی میکند.
2- مصرف توان یک سیستم کلاک
در اینجا یک سیستم کلاک باز تعریف شده است و همانطور که در شکل (1) نشان داده شده، شامل یک تولید کننده کلاک، سیمکشی سراسری، سیمکشی محلی و فلیپ فلاپ (F/Fs) میباشد.
شکل 1- بلوک دیاگرامِ یک VLSI دیجیتال نشان دهندهی سیستم کلاک
اگر مصرف توانِ تولید کننده کلاک، خازنهای سیمکشی سراسری، خازنهای سیمکشی محلی، خازنهای گیتِ کلاک شده
توجه:
- برای دانلود فایل word کامل ترجمه از گزینه افزودن به سبد خرید بالا استفاده فرمایید.
- لینک دانلود فایل بلافاصله پس از خرید بصورت اتوماتیک برای شما ایمیل می گردد.
به منظور سفارش ترجمه تخصصی مقالات خود بر روی کلید زیر کلیک نمایید.
سفارش ترجمه مقاله
نازیلا –
ممنون از سایت خوب شما