پروژه آموزشی انتخاب فرکانس ساعت در صفحه کلید با vhdl

در این پروژه fpga، صفحه کلید نشان داده شده در نمودار شکل P8.4 را در نظر بگیرید. یک روش رایج برای خواندن فشار کلید با استفاده از تکنیکی به نام اسکن یا نظرسنجی است که تعداد سیم های مورد نیاز برای اتصال صفحه کلید به مدار اصلی را کاهش می دهد. این شامل ارسال یک ستون در پایین در یک زمان، در حالی که خواندن هر سطر به صورت متوالی است. اگر یک کلید فشار داده شود، ردیف مربوطه کم می شود، در حالی که بقیه بالا (به دلیل مقاومت های کششی) باقی می مانند.

رمزگذاری: هر رقم باید با استفاده از کد ASCII (7 بیت، با مقادیر هگزادسیمال مربوطه در جدول P8.4) کدگذاری شود. هنگامی که یک خواندن جدید در خروجی موجود است، بیت new_data باید روی ‘l’ تنظیم شود. این کار از تفسیر کلیدی که برای مدت طولانی فشار داده شده است به عنوان یک سری طولانی از همان کاراکتر جلوگیری می کند.
انحراف: یک مشکل ذاتی سوئیچ های مکانیکی، جهش سوئیچ است که قبل از ایجاد یک تماس محکم رخ می دهد. ته نشینی معمولاً تا چند میلی ثانیه طول می کشد. بنابراین، انتخاب فرکانس ساعت بسیار مهم است.ما در این پروژه آن را طوری انتخاب کرده ایم که حداقل سه بار خواندن در یک فاصله زمانی 5 میلی ثانیه رخ دهد. بنابراین بیت new_data تنها زمانی باید بالا برود که همان نتیجه در تمام قرائت های متوالی در یک بازه زمانی 5 میلی ثانیه به دست آید.

پروژه آموزشی انتخاب فرکانس ساعت در صفحه کلید با vhdl توسط کارشناسان گروه ۱.۲.۳ پروژه پیاده سازی گردیده است .