توضیحات
عنوان: سرعت بالای ضرب با استفاده از کد های BCD برای برنامه های کاربردی DSP
- چکیده
- مقدمه
- کار مربوطه
- ریشه- 10ضرب اعشاری موازی
- پیاده سازی
- شبیه سازی خروجی
- نتیجه گیری
چکیده :
در سیستم های دیجیتال، به طور کلی ضرب عامل برجسته تصمیم گیری برای سرعت، منطقه و زوال توان است.هدف از این پروژه بهبود ضرب اعشاری موازی است.ضرب اعشاری پیشنهادی ,به صورت داخلی از یک کد BCD (کد دو دویی ده دهی) افزونه استفاده می کند .نمایش کد پربارBCD یا ODDS (Overloaded Decimal Digit Set)( مجموعه اعداد اعشاری پر بار ) به منظور بهبود جمع اعشاری چند عمل وندی ,متوالی و موازی ضرب اعشاری مطرح شد.هدف سیستم به سه سمت اصلی تقسیم می شود .
مقدمه :
فرمت های نقاط ثابت و ممیز شناور در موارد مالی,تجاری,و محاسبه گرای کاربر مهم است . از آنجا که منطقه و پراکندگی توان حیاتی هستند عوامل طراحی در حیطه ی هنر DFPUs، ضرب و تقسیم بهصورت تکراری به وسیله میانگین گیری از رقم به رقم امجام میشود و به همین دلیل آنها در حال حاضر عملکرد پایینی دارند.علاوه بر این، زمان چرخه تهاجمی از این پردازنده محدودیت اضافی بر روی استفاده از تکنیک های موازی برای کاهش زمان تاخیر از ضرب DFP در کارآیی بالا DFPUS قرار می دهد. بهبود ضرب اعشاری موازی با بهره برداری از افزونگی دو نمایش ده دهی: یکیODDS و دیگری نمایش کاهش BCD افزونی 3 (XS-3) ، یک کد خود تکمیلگر با مجموعه رقمی [-3,12]است . کاهش کلی حسابگر BCD استفاده می شود برای (که شامل ODDS، XS-3 و نمایشBCD به منظور سرعت بخشیدن به ضرب BCD موازی در دو راه مانند تولیدحاصلضرب جزئی وکاهش حاصلضرب جزئی می باشد.
کار مربوطه
Vazquez A, Antelo وهمکاران[2] پایه های انجام پردازشگر اعشاری روی FPGA, عملیات اعشاری میتواند به وسیله پردازشگر روی یک برد پیوسته FPGA به کامپیوتر به وسیله یک گذر گاه استاندارد بدون یک خط اتصال ورودی یا خروجی پیشرفته سرعت داده می شود . بزرگترین گروه این گذرگاه های اتصالی شتاب دهنده, محتملا به وسیله پردازش واحدهای گرافیکی یا GPUSتشکیل شده است . با اتصال FPGAبه CPU ازطریق یک درگاه استاندارد میتوان ابزار مرسوم را سریعتر و کم هزینه تر ساخت. شتاب دهنده FPGA مبتنی بربهره برداری موازی داده ها بوده و ممکن است از پهنای باند ارتباطی رنج برد.
A . معماریه ریشه-10 کارت حافظه SD
معماریه ریشه-10 برای D-رقم دهدهی BCDاعشاری نقطه ثابت ضرب موازی بر روش هایی برای تولید حاصل ضرب جزئی و کاهش ترتیبی مبتنی است. کد (4221) و (5211) به جای BCD استفاده میشود تا نشان دهد حاصلضرب جزئی از ویژگی های اصلی این معماری است. انتظار می رود این بهبودی در حاصلضرب اعشاری جزئی نسبت به دیگر پیشنهاد ها درعبارات مرحله پنهانی و ناحیه ای دارد. معماری از D رقمی SDریشه -10 ضرب شامل مراحل زیراست،تولید کد حاصلضرب جزئی اعشاری در (4221)،کاهش حاصلضرب جزئی و یکBCD حامل پراکندگی نهایی اضافی است.
توجه:
- برای دانلود فایل پاورپوینت لطفا اقدام به خرید فرمایید.
- پس از خرید بلافاصله لینک دانلود فایل برای شما ایمیل خواهد شد.
سفارش پاورپوینت دلخواه
به منظور سفارش پاورپوینت با جزئیات دلخواه خود بر روی کلید زیر کلیک نمایید.
دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.