ترجمه مقاله استفاده از ساختار پول آپ/ پول دان مبتنی بر پس ترانزیستور برای بهینه‌سازی توان نشتی در مدارات CMOS VLSI

توضیحات

 عنوان فارسی: استفاده از ساختار پول آپ/ پول دان مبتنی بر پس ترانزیستور برای بهینه‌سازی توان نشتی در مدارات CMOS VLSI

عنوان انگلیسی مقاله ترجمه شده:

Pass Transistor-Based Pull-Up/Pull-Down Insertion Technique for Leakage Power Optimization in CMOS VLSI Circuits

 

چکیده

کاهش مصرف توان نشتی، یکی از مسائل مهم در حوزه‌ی VLSI است. روش‌های متعددی در پژوهش‌های مختلف که براساس تغییرات ولتاژ آستانه و اصلاح گیت بوده‌اند، پیشنهاد گردیده‌اند. در این مقاله، یک روش جدید استفاده از ساختار پول آپ/ پول دان مبتنی بر پس ترانزیستور برای حداقل کردن نشتی حالت آماده بکار، پیشنهاد شده است. نتایج آزمایشگاهی بر روی مدارات ISCAS’89 مختلف نشان می‌دهند که روش پیشنهادی، بهبود بالای 20، 36 و 33 درصد به ترتیب برای میانگین کاهش نشتی، بهبود تاخیر و استفاده از سطح، در مقایسه با روش مبتنی بر گیت انتقالی، ایجاد می‌کند. تمام مدارها با استفاده از ابزار H-Spice با کتابخانه سلولی استاندارد 180 نانومتر و براساس مدل ترانزیستور BSIM3 شبیه سازی شده‌اند. در نهایت، کارایی روش پیشنهادی در بهبود معیارهای مختلف، با روش‌های موجود مقایسه شده‌ است.

کلمات کلیدی: توان نشتی، پس ترانزیستور، گیت انتقالی، توان پایین.

 

1- مقدمه

توان دینامیکی، مصرف کلی توان را تحت تاثیر قرار می‌دهد. اما با پیشرفت تکنولوژی، توان استاتیکی مصرف کلی توان در مدارات VLSI را تعیین می‌کند. تلفات توان در مدارات CMOS، غالبا به دو دسته‌ی توان دینامیکی و استاتیکی تقسیم می‌شود. توان دینامیکی، مصرف توان ناشی از سوئیچ شدن ترانزیستورهای MOS است. تلفات توان دینامیکی در یک مدار اینورتر CMOS در شکل (1) آورده شده است. این شکل، مسیرهای شارژ و تخلیه خازن بار C_L را از طریق مقاومتِ روشن شدن ترانزیستورهای PMOS و NMOS نشان می‌دهد. توان دینامیکی، می‌تواند بصورت زیر بیان شود

که در آن، α فعالیت سوئیچینگ، C_L خازن بار، V_DD ولتاژ منبع و f_clk فرکانس کلاک هستند. کاهش ولتاژ منبع، یک روش موفق برای کاهش توان دینامیکی است. توان استاتیکی، مصرف توان در زمانی است که ترانزیستورها در حالت ایده‌آل هستند. بطور ایده‌آل، نباید مصرف توانی در حالت بیکاری وجود داشته باشد. اما، جریانات نشتی داخلی در ترانزیستورهای MOS، باعث توان استاتیکی می‌شود. توان استاتیکی نیز می‌تواند بصورت رابطه‌ی (2) بیان شود:

شکل 1- تلفات توان دینامیکی در اینورتر CMOS

 

در رابطه‌ی (2)، P_static توان استاتیکی مصرف شده، V_DD ولتاژ منبع و I_leakage جریان نشتی داخلی هستند. این معادله نشان می‌دهد که کاهش منبع ولتاژ، یکی از روش‌های کاهش توان استاتیکی است. کاهش جریان نشتی نیز، یک روش کارآمد برای حداقل سازی توان استاتیکی در حالت آماده به کار است. از منابع نشتی مختلف، نشتی زیر آستانه (Subthreshold) منبعی قوی است که منجر به افزایش توان استاتیکی می‌گردد. این مساله می‌تواند با استفاده از معادله (3) بیان شود:

که در آن  است و V_gs و V_th به ترتیب ولتاژ‌های گیت- سورس و آستانه را نشان می‌دهند. V_ds و V_T به ترتیب ولتاژ درین- سورس و ثابت ولتاژ گرمایی می‌باشند. η ضریب نوسان زیر آستانه است و W و L به ترتیب عرض و طول ترانزیستور هستند. Cox ظرفیت اکسایش گیت و  توانایی حامل است. افزایش ولتاژ آستانه یکی از راه‌های کاهش نشتی زیر آستانه است. روش‌های مختلفی برای تغییرات ولتاژ آستانه و استفاده از ترانزیستور اسلیپ پیشنهاد شده‌اند. روش کنترل بردار ورودی (IVC)[3]، تنها روشی است که برخلاف روش‌های قبلی به هیچ فرآیند اصلاحاتی‌ای نیاز ندارد. ایراد روش IVC آن است که نمی‌تواند برای مدارات با عمق زیاد استفاد شود. روش جایگزینی گیت نیز یکی از بهترین روش‌های مورد استفاده برای کاهش توان نشتی است. یوآن و همکاران (2005)، یک روش کاهش نشتی با استفاده از جایگزینی گیت پیشنهاد کردند. آن‌ها نشان دادند که روش جایگزینی می‌تواند نشتی را نسبت به روش IVC مرسوم، 10 تا 24 درصد بیشتر کاهش دهد. چنگ و همکاران (2008) بطور همزمان از الگوریتم جایگزینی گیت و ایجاد بردار ورودی برای کاهش توان نشتی استفاده کردند که نتایج بهتری نسبت به روش‌های مرسوم دیگر داشت. اصلاح گیت یک عیب در روش جایگزینی گیت است. در مرجع ]11[، روشی مبتنی بر گیت انتقالی برای حداقل سازی توان نشتی با یک جریمه‌ی تاخیر و مساحت، ارائه شده است. در این مقاله، یک روش جدید براساس استفاده از ساختار پول آپ/ پول دان مبتنی بر پس ترانزیستور پیشنهاد شده است. روش پیشنهادی بطور موثری توان نشتی را حداقل می‌کند در حالی که جریمه‌ی تاخیر و مساحت کاهش می‌یابد. سایر بخش‌های این مقاله بصورت زیر پیکربندی شده است: مقدمات و انگیزه‌ی انجام کار در بخش (2) آمده است و روش پیشنهادی در بخش (3) معرفی گردیده است. کارایی روش پیشنهادی در بخش (4) ارزیابی شده است و در نهایت در بخش (5) نتیجه‌گیری انجام شده است.

توجه:

• برای دانلود فایل word کامل ترجمه از گزینه افزودن به سبد خرید بالا استفاده فرمایید.
• لینک دانلود فایل بلافاصله پس از خرید بصورت اتوماتیک برای شما ایمیل می گردد.

سفارش ترجمه مقاله

به منظور سفارش ترجمه تخصصی مقالات خود بر روی کلید زیر کلیک نمایید.

سفارش ترجمه تخصصی