توضیحات
عنوان: آزمون پذیری در شبکه های روی تراشه (Noc)
- چکیده
- مقدمه
- شکه روی تراشه
- اهمیت ررسی آزمون پذیری در شکه های روی تراشه
- آزمون و تحمل پذیری در شکه های روی تراشه
- نتیجه گیری
- مراجع
مقدمه
شبکه روی تراشهای مدلی نوظهور برای ارتباطات درون سیستمهای VLSI بزرگ پیاده سازی شده بر روی یک تراشه سیلیکونی است. پژوهشگری Sgroiو همکارانش “راه حل پشته-لایه ای برای طراحی ارتباطات بین هستهای رویتراشه را متد شبکه رویتراشه (ناک)” می نامند. در یک سیستم ناک پیمانهها مانند هستههای پردازشگر، حافظه ها و بلوکهای IP ویژه با استفاده از یک شبکه مانند یک زیرسیستم “حمل و نقل عمومی” برای ترافیک اطلاعات، داده را رد و بدل میکنند. یک ناک از چندین لینک داده نقطهبهنقطه که با استفاده از سوئیچها (مسیریابها) به هم متصل میشوند، ساخته میشود به اینگونه که پیامها میتوانند از هر پیمانه منبع به هر پیمانه مقصد از راه چندین لینک با استفاده از تصمیمهای مسیریابی در سوئیچ ها انتقال یابند. یک ناک شبیه به شبکه مخابراتی مدرن با استفاده از سوئیچینگ بیت بسته دیجیتال در طول لینکهای مالتیپلکس شده میباشد. هرچند سوئیچینگ بستهای گاهی برای یک ناک لازم فرض میشود، چندین طرح پیشنهادی ناک با استفاده از روشهای سوئیچینگ مداری وجود دارد. این تعریف بر پایه مسیریابها معمولاً اینگونه تفسیر میشود که یک گذرگاه اشتراکی تنها، یک سوئیچ کراسبار تنها یا یک شبکه نقطهبهنقطه، ناک محسوب نمی‌شوند، اما به طور عملی تمام توپولوژیهای دیگر ناک محسوب میشوند. این تعریف تا حدی گیج کننده است زیرا همه موارد ذکر شده شبکه هستند (آنها ارتباط بین دو یا بیشتر از دو وسیله را فراهم میسازند) اما آنها به عنوان روشهای شبکه روی تراشه در نظر گرفته نمی‌شوند [1].
استفاده از یك بستر ارتباطی استاندارد و مناسب برای سیستمهایی كه شامل تعداد زیادی از هستهها باشند، برای مدتها به یك دغدغه فكری برای بسیاری از طراحان تبدیل شده بود [2]. در ادامه به مطالعه مفهوم شبکه روی تراشه و آزمونپذیری آن پرداخته خواهد شد.
شبکه روی تراشه
در حدود سال 1999 چندین گروه بر روی یافتن روشهای سیستماتیكی برای طراحی بخش ارتباطات در سیستم بر روی تراشهها تحقیقات مختلفی را انجام دادند. استفاده از واسطهای غیر استاندارد در سیمبندی سفارشی، سنتز اتوماتیك را در آنها غیر ممكن میكند [3]. درنهایت ایده شبكه بر روی تراشه با الهام گرفتن از شبكههای كامپیوتری، مطرح شد.
ایده اصلی، استفاده از تكنیكها و روشهای موجود در شبكههای كامپیوتری و چند پردازندهای در سطح تراشه میباشد. شبكه بر روی تراشه امكان استفاده از راه حلهای كاملاً قابل سنتز را فراهم میكند به گونهای كه میتواند به صورت اتوماتیك برای هر طراحی تراشه بهینه شود[5]. قرار گرفتن تعداد هستههای بیشتر بر روی یك تراشه به دلیل افزایش بسیار زیاد ترانزیستورها در آینده مشكلات عمدهای ایجاد میكند. یكی از این مشكلات قرار گرفتن تعدادی از هستههای ناهمگون در كنار یكدیگر میباشد كه برای همگامسازی آنها در سیستم بر روی تراشههای امروزی که از یك سیگنال توزیع شده در سطح تراشه بهره میگیرند آن مصرف توان را بالا میبرد. یک توزیع سیگنال كلاك در سطح تراشه با توجه به نرخ بالای فعالیت كلیدزنی كاهش ولتاژ تغذیه در طراحیهای آتی منجر به كاهش سطوح لاجیك و حساس شدن سیستم به انواع نویزهای ممكن میشود. از طرف دیگر با پیشرفت تكنولوژی، ابعاد گیتها و در نتیجه تأخیر ذاتی و مصرف توان دینامیكی آنها كاهش مییابد.
اما این مساله در مورد سیمهای اتصال دهندة بین ماژولها درست نیست. به این ترتیب كه تاخیر مربوط به سیمها برخلاف گیتها افزایش یافته و یا در حالت بهینه ثابت میماند. در حقیقت با كاهش ابعاد سیمهای ارتباطی، مقاومت آنها افزایش مییابد و كاهش فاصله میان سیمها باعث افزایش ظرفیت خازنی آنها و در نتیجه افزایش تاخیر تقابل و نویز همشنوایی میشود. این افزایش مقاومت، ظرفیت خازن و نویز همشنوایی میان سیمها كه ناشی از پیشرفت تكنولوژی است، افزایش تأخیر انتشار سیگنالها را به همراه دارد. برای رفع این مشكل و حفظ سرعت سیمها و كاهش نویز، استفاده تناوبی از تكراركننده در سیمهای بلند موردتوجه قرار گرفتند.
این مسئله، خود باعث افزایش مصرف توان دینامیكی و همچنین توان نشتی میشود. در تحقیقات اخیر نیز نشان داده شده است كه %50 مصرف توان در ریزپردازندههای مدرن به خاطر سیمهای بلند است. این پدیدهها با گذشت زمان، شدیدتر و بیشتر میشود به طوری در گزارشهای گروههای تحقیقاتی دیگر نیز افزایش تأخیر سیمهای عمومی نسبت به افزایش تأخیر گیتها به نسبت سه به یك گزارش شده است. طبق پیشبینی ITRS، در تكنولوژی زیر 50nm با بهرهگیری از سیگنال زمانی با فركانسی در حدود 10 گیگا هرتز تاخیر سیمهای سراسری بین 6 تا 10 سیكل زمانی طول میكشد.
این مسئله، محبوبیت ایده استفاده از سیمهای كوتاه ارتباطی را كه توسط مسیریابها به یكدیگر متصل میشوند و در مجموع منجر به كاهش طول سیمهای درون تراشه میگردند را افزایش داد [3]. در واقع این ایده با پشتیبانی از طراحی پیمانهای قابلیت استفاده از مجدد، مقیاس پذیری مناسب ساختیافتگی و كارایی بالا میتواند به عنوان یك بستر ارتباطی مناسب بین عناصر پردازشی موجود بر روی تراشه تبدیل گردد. شرط داشتن كارآیی بالا برای ساختار واسط معمولاً به مفهوم داشتن پهنای باند بالا میباشد. البته تمامی ویژگیهای شمرده شده با هم مرتبط هستند و تامین همگی آنها در كنار یكدیگر در یك ساختار میان ارتباطی كمی دشوار است. مثلاً ممكن است گاهی برای رسیدن به حد مشخصی از كارآیی مجبور شویم از ساختیافته بودن صرفنظر كنیم.
توجه:
- برای دانلود فایل کامل ورد لطفا اقدام به خرید نمایید.
- پس از خرید بلافاصله لینک دانلود فایل برای شما ایمیل خواهد شد.
دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.